AS4C128M16MD4-062BAN

Alliance Memory
913-C128M16MD4062BAN
AS4C128M16MD4-062BAN

Mfr.:

Paglalarawan:
DRAM LPDDR4, 2G, 128M x 16, 1.1V, 200 BALL TFBGA, 1600MHZ, ECC, AUTO TEMP - Tray

ECAD Model:
I-download ang libreng Library Loader para i-convert ang file na ito para sa iyong ECAD Tool. Matuto nang higit pa tungkol sa ECAD Model.

May Stock: 44

Stock:
44 Maaaring Ipadala Agad
Lead-Time ng Pabrika:
30 (na) Linggo Tinatayang oras ng paggawa sa pabrika para sa mga bilang na mas marami kaysa ipinakita.
Ang mga dami na higit pa sa 44 ay sasailalim sa minimum na mga kinakailangan sa pag-order.
Minimum: 1   Mga Multiple: 1
Presyo ng Unit:
₱-.--
Ext. Presyo:
₱-.--
Est. Taripa:

Presyo (PHP)

Dami Presyo ng Unit
Ext. Presyo
₱1,342.12 ₱1,342.12
₱1,238.30 ₱12,383.00
₱1,196.54 ₱29,913.50
₱1,165.80 ₱58,290.00
₱1,132.74 ₱113,274.00
₱1,096.20 ₱298,166.40
₱1,093.88 ₱595,070.72
1,088 Quote

Katangian ng Produkto Value ng Attribute Pumili ng Attribute
Alliance Memory
Kategorya ng Produkto: DRAM
RoHS:  
SDRAM Mobile - LPDDR4
2 Gbit
16 bit
1.6 GHz
FBGA-200
128 M x 16
3.5 ns
1.06 V
1.95 V
- 40 C
+ 105 C
Tray
Brand: Alliance Memory
Bansa ng Pag-assemble: Not Available
Bansa ng Diffusion: Not Available
Bansang Pinagmulan: CN
Maselan sa Moisture: Yes
Isitilo ng Mounting: SMD/SMT
Uri ng Produkto: DRAM
Dami ng Pack ng Pabrika: 136
Subcategory: Memory & Data Storage
Supply Current - Max: 39.5 mA
Nahanap na mga produkto:
Para maipakita ang mga katulad na produkto, pumili ng kahit na isang checkbox man lang
Pumili ng kahit isang checkbox sa itaas para magpakita ng katulad na produkto sa kategoryang ito.
Mga Piniling Attribute: 0

USHTS:
8542320036
ECCN:
EAR99

2GB/4GB/8GB/16GB/32GB LPDDR4 SDRAM

Alliance Memory 2GB/4GB/8GB/16GB/32GB LPDDR4 SDRAM is organized as 1 or 2 channels per device, and the individual channel is 8-banks and 16-bits. This product uses a double-data-rate architecture to achieve high-speed operation. The double data rate architecture is a 16n prefetch architecture with an interface. It's designed to transfer two data words per clock cycle at the I/O pins. These devices offer fully synchronous operations referenced to the rising and falling edges of the clock. The data paths are internally pipelined and 16n bits prefetched to achieve very high bandwidth.